

09 日本国特許庁 (JP)

①特許出顧公開

@公開特許公報(A)

昭55—129387

Int. Cl.3 G 09 G 1/02

3/20

識別記号

庁内整理番号 7013-5C 7250-5C

②公開 昭和55年(1980)10月7日

発明の数 審査請求 有

(全 7 頁)

## **分記憶素子**

BZ 54-36414

创特 22出

昭54(1979)3月28日

末永廣仁 仍杂 聑 者

横須賀市武1丁目2356番地日本 電信電話公社横須賀電気通信研 **究所内** 

分出 顧 人 日本電信電話公社 九代 理 人 弁理士 鈴木誠

# 经债金子

金田の大阪

1. 各メモリセルが曲点配列に対応しているノモ リアレイと。 南紀メモリアレイ中の自込み/説 出しエリアを指定するエリア指定用レジスタと、 シリアルデータをパラレルデータに支援するシ リアルーパラレル支換回路と、パラレルデータ をシリアルデータに定点するパラレルーシリア 典回路とを内岐し、外部から入力されるシ リアルデータをパラレルデータに皮膚しつゝ、 前紀ノモリアレイ中の指足エリアドラスタ电量 形式で書き込み、久、逆に前紀メモリアレイ中 の推定エリアの内容をラスタ走乗形式でパラレ **ルデータとして彼み出し、これをシリアルデー** タに変換して外部へ出力することを将頭とする

将許請求の範囲第1項配収のメモリま子にか いて、角紀シリアルーパラレル実典回路及びパ

ーシリアル皮膜同路の機能を用っの回路 ねるようにしたことを井虫とする尼位五子。

- 許清末の発掘第1項記載の記憶点子になっ 病化エサア指定用レジスタを提放機内成し、 角配メモリアレイ中の互いに異たるエリアには 十名書込み動作、使出し曲作の一方あるいは点 方を並列的に行うことを存立とする配位まそ、
- 4. 特許請求力範週第1項記載力記道求子化シい て、舟紀エリア指定用レジスタ、シリアルーバ ラレル皮膚同路、パラレルーンリアル皮膚同路 市の地に演集制路とは演集同格用データレンス タを内止し、外感より人力されるデータに対し て皮膚を乗した女にノモリアレイ中に考さ込み、 2、 由ピメモリアレイ中から統分出されたテー タに対して演算を無した妖に外部へ出力すると とを持頭とする心道ステ。

## 発用の非確な説明

本発明は、歯律メモリを構成するのに通し、か つ、通常のメモリとしても実用可応な配位男子に 関するものである。

清配355-129387 (2)

近年し3 1 技術の発達といるに、1 チブブで64 ドビットを組える記憶容量を有するメモリしる I が実現可能なようになり、今後で1 6 年代の出版を表現のはなり、一方、面像メモリリーを表現のである。一方、面像メモリリーを表現のでは、1 C と対している。 このは、2 1 にを大容量のメモリしる I にを大容量のメモリしる I にを大容量のメモリしる I になったのほかに、 調辺回路及びデータの書込/ 観出に関して次のような問題を生じる。

はじめ馬辺回路について収明すると、この性層辺回路は、XシよびYアドレスによつて指定される1点の画はデータの書込み/提出し(以下、これをポイント書込み/提出した呼ぶ)、あるいは、指定された長方形エリア内の画はデータの馬速シリアル書込み/提出した呼ぶり、これをエリア番込み/提出した呼ぶ)等を実行するものである。この周辺回路の画はメモリ袋置全体の中で占める副合は、従来のよりに1~4 Kビフトノテップ程度

次にデータの書込み/武出しについてであるが、 画像入出力装置にはきわめて高速なデータ人出力 を要求するものがあり、判えば、512 × 512 ドフ ト、32 ピフト/ドフト ( Red , Green , Blue , Control 各名ピフト) のカラー画像デイスブレイ

4)

では、1 ドット分 32 ピットのテータを数 10 as 隣 者で送らなければならない。これに対し、大容量 ノモリ I C の動作速度は通常数 100 ms であるため どうしてもノモリICから並列にデータを収み出 し、パラレルーシリアル変換を施してからカラー 面像デイスプレイに送る必要がある。上紀の何で は32×(数100/数10)=320ピットものデータ を改100ms 形化駅み出す必要があり、また、320 ピプト分のパラレルーシリアが玄狭回路を周辺回 路中に祖子込む必要がある。高速書き込みの場合 だは、逆にシリアルーパラレル変換が必要となる。 との根、1Kピットノナップないし4Kピットノ ナププのノモリICを多数形いた場合化は、 320 ピットの正対説収り/日込みは容易であるが、大 容量のメモリLSIを少数値用いる場合には住意 を長する。例えば、 256 K ビジト/テププの男子 を 32 鍋用いて上記の1メガバイトを構成した場合、 各 256 Kピプトメモリ忠子は《少なくとも10ピプ トの並列状収り/書込みが可能なものでなければ ならず、LSIのピン故が多くなつてしまうこと

KES.

本発明は、これらの欠点を除去するため、パラレルーシリアル変換、シリアルーパラレル変換たど、促棄場辺同路だよつで行なつていた機能を、 進躍メモリLSIの中に組み入れてしまうことに より、大容量メモリLSIの戦像メモリへの適用 とデータ値数の削減による異変の小形化、経済化 を同時に実現するものである。以下、本発明を式 低化ついて非典に表明する。

第1回はま発明のメモリしSIの基本成成例であつて、メモリアレイ100をはじめとして、シリアルーパラレル変換回路101、エリア内容込回路102、長方形エリア福定用レジスタ103、パラレルーシリアル変換回路104、エリア内状出回路105、ポイント書込回路106、ポイント状出回路107 等の周辺回路を1点崩離で示すしSIの中に表現組み入れたものである。108はシリアルデータ人の成子、109はシリアルデータ出力成子、110はシリアル人力用クロックの人力成子、111はシリアル出力用クロックの人力な子、112はポイントデ

16)

### 料取組35-129387(3)

ータ入力選子、 113 はポイントデータ出力選子、 114 はアドレス入力選子である。

第1回の動作は次の通りである。まず、ノモリ アレイ 100 KはX、Yなる 2 次元のアドレスが与 えられており、各ノモリセルは重要化対応してい るとする。このメモリアレイ 100 の中のアドレス  $X_1$  、 $Y_1$  、 $X_2$  、 $Y_2$  で規定される破壊の長方形エ リア内にラスタ連を式に連続的にデータを書き込 む場合には、最初にXi、Yi、Xz、Yzのブドレ スプータをアドレス入力選子 114 より根次入力し、 長方形エリア指定用レジスタ 103 に格納する。次 に、シリアルデータを選子 108 から、人力用タロ フタを雇子 110 から入力しご ジリアルーパラレル 火美回路 101 によつて上紀グリアルデータをBピ プト舞のパラレルデータに直してはエリア内書込 回路 102 に送る。エリア内書込回路 102 では長方 形エリア指定レジスタ 103 の内容を単版しつゝ、 メモリアレイ 100 の推定された長方形エリア内状 前記パラレルデータをラスタ走星式に書き込んで 行く。また、長方形エリア内のデータを連続的に

成み出す場合には、まず、書込みの場合と間様にして長方形エリア指定レジスタ 103 にアドレス情報をセプトしたのち、エリア内状出回路 105 によって長方形エリア内のデータをラスタを全式におピットずつ成み出し、パラレルーシリアル変換回路 104 に送る。パラレルーシリアル変換回路 104 に送る。パラレルーシリアル変換回路 104 では、これをシリアルデータに変換し、外部からは千1.11 を通じて入力されるシリアル 出力用テロックに従つてシリアルデータ出力為子 109 に出力する。

水ド、アドレスX、Yで推定される1点にデータを書き込む場合には、発来のランダムアクセスノモリ1 C と間様に、アドレスデータX、Yを用子 114 から、番込データを選子 112 からせれぞれ入力し、ポイント番込回路 106 によつてノモリアレイ 100 内の1点に書き込めばよい。逆にノモリアレイ 100 の1点のデータを成み取る場合には、開催にしてアドレスデータX、Yを用子 114 から入力し、ポイント便取回路 107 によつて1点のデータを収入取り、ポイントデータ出力用子 113 に

181

出力すればよい。

第2回は複数頭の長方形エリアレジスタをノモ りLSIK内或して互いK異なる長方形エリア内 の高速シリアル省込み、高速シリアル状出し、シ よびその両方を並列的に行うようにした疾病内で ある。即ち、シリアルーパラレル変換回路 101 、 ェリア内容込回路 102 の組に対して書込長方形ェ 、 リア指定用レジスタ 201 があり、パラレルーシリ アル皮換回路 104 、エリア内欧出回路 105 の組化 対して成出長方形エリア指定用レジスタ 202 がる り、更に、シリアルーパラレル玄典回路 206 、エ リア内省込回路 205 の選に対して省込長方形エリ ア指定用レジスタ 203 が、パラレルーシリアへ変 美回路 208 、エリア内統出回路 207 の組に対して、 祝出長方形エリア指定用レジスタ 204 がある。108。 209 はシリアルデータ人力 届子、 110 , 210 はシ リアル入力用クロック基子、 109 . 211 はシリア ルデータ出力准子、 111 . 212 はシリアル出力用 クロプクステ、 114 はアドレス入力ステである。 なか、男1四で述べたポイント書込回路 106 、ポ

イント状出回路 107 を根み込むことも可能であるが、第2点では省略してある。

据2 間にかいてシリアルデータ人力かよび出力の動作自体は第1 間の場合と全く回じであるが、 第2 関では、それぞれ2系は(合計4系数)ずつ 用色されている人力と出力をタイムシェアリング で何時に実行できる点が異なる。

しかも、果1頭では長方形エリア保定レンスタ103が1セット用色されているだけであるのに対し、果2回では、個公用に 201と 202、吸収用に 203と 204の合計 4セットが用意されているため、それぞれ任意の長方形エリア ( 例えば、果2回のエリア1、2、3、4 ) を指定して入力または出力を長行できる。なか、果2回の母子を非1回の母子と比較すると、シリアへ入出力のための4つの母子 209、210、211、212が増えているだけである。

といて、2系成の入力と2系成の出力の使用法と としては次のようなことが考えられる。例えば、 データ入力選子 108、入力用クロフク選子 110、

40

11至2355-129387(4)

シリアルーバラレル変換回路 101 、エリア内容込 问路 102、書込長方形エリア指定用レジスタ 201 の組で計算機からメモリしる11 ヘシリアルデータ を入力し、データ出力選子 109 、出力用クロック **孝子 111 、バラレルーシリアル変換回路 104 、エ** リア内武出回路 105 、武出長方形エリア指定用レ ジスタ 202 の組でノモリLS I から計算機へシリ アルデータを出力する。又、データ人力准子 209、 入力用クロフク准子 219、ジリアルーパラレル変 換问路 206 、エリア内省込河路 205 、省込長方形 エリア指定用レジスタ 203 の祖を用いてナレビカ ノラからメモリLSIヘンボアルデータを入力し、 データ出力准子 211 、出力用タロフク准子 212 、 パラレルーシリアル皮食回路 208 、エリア内観出 问路 207、武出長方形エリプ指定用レジスタ 204 の風を用いてノモリしらしからテレビモニタへシ リアルデータを出力する。舟にダイナミプクノモ りの場合には、一足時間内だりもりをリプレブジ ユナる必要があるため、ノモリアレイ 100 の円书 をナレビモニタへ常時出力してかくことによつて、

第1 以にかいては、1 重まが1 ピフトに対応するメモリアレイを内破したノモリしらしを示したが、1 重まあたり模数ピフトを有するメモリアレイを内域したメモリしらしを有するメモリアレイを内域したメモリしらしを引たることも可能である。第3 以は1 重まあたりのピントのメモリモルを有するメモリしらしの場所を示したもので、この場所には、シリアルデータ人力選手108、ンリアルテータ出力選手109、ランダムデータ人力選手112、ランダムデータ出力選手113、ンファルーニラレル変換例路101、ニラレルーシリアル

自動的にリフレブシュ後応をもたせることができ

る。たくし、その場合は必ず一定時間以内にノモ

リアレイ 100 の全てのノモリセルがリフレプシュ

されるように、テレビモニノへの出力的作を使え

して実行する必要があり、その地の人出力値作は、

- 孩ナレビモニョへの出力曲作の間をぬつて美行さ

れることになる。

ぞれ全てm 略になり、m ビフトを単位とするデー an

変換回路 104 、エリア内省占回路 102 、エリア内

成出回路、シよびノモリアレイ 100 などは、それ

タの人出力を行うことになる。たらし、係る以では名略したが、シリアル人力または出力のための クロックかよびアドレス情報の与え方は易1 以の 場合と同じである。

第4回は第1回の角度の他に、更に復産回路401。 402 、403 ~ 404 及びデータレジスタ 405 、 406 、 407 。 408 を内蔵して、外部より人力されるデー タに対して疾其を施こした後にメモリアレイに食 き込む機能、およびノモリアレイから肥み出され たデータに対して同じく病狂を推とした後に外部 へ出力する機能を有するようにした実施的である。 切ち、シリアルデータ人力准子 108 から人力され るナータに対し成耳回路 40% によつて成耳を行い、 その箱乗をシリアルーパラレル変換回路 101 、エ リア内省込回路 102 を通してノモリアレイ 100 化 おき込む。逆にノモリアレイ 100 からエリア内貌 出回路 105 とバラレルーシリアル変換回路 104 を 赴して終み出したデータに対し、供算回路 402 K よつて皮弁を行い、七の枯果をシリアルデータ出 力選子 109 に出力する。ランダムデータの入出力

の場合も同様であつて、店子 112 からの人力データに対する意識図路 403 の選責語更をポイント系 込図路 106 によつてメモリアレイ 100 へみ込み、 また、メモリアレイ 100 からポイント成出図路107 により成出したデータに対する演算図路 104 の個 環境観音 401 ~ 404 による演算には、データレンスタ 405 ~ 408 の内容が延囲される。使のボータレンスタ 103 ~ 108 に延囲出のデータを選手 112 で 108 から人力して始めしてかく 必要がある。また、演算図路 401 ~ 404 かよひデータレジスタ 405 ~ 408 の一郎もしくは全郎を共 用することも考えられる。

上起價值网络 401 ~ 404 の周度の種類としては、AND, UR, NUT, NOR, NAND, EUR 等の無対 價度で、シフト、加級乗車などの異前預算等が考 えられる。これらは時代、第3四代京したような 1面乗るたり四ピプトの情報を使有する環境のメ モリの場合に有効であり、メモリLSI自身にか なりの過度要乗応力をもたせることが可能となる。

6 6

なか、図示の実施例では、シリアルーパラレル 変換回路とパラレルーシリアル変換回路はそれぞれ別々に用意されるとしたが、両者の機能を開一 の回路(シリアルーパラレン相互変換回路)で乗 ねるようにし、データをメモリアレイに書き込む 場合にはシリアルーパラレル変換回路として動作 させ、メモリアレイからデータを成か出す場合は パラレルーシリアル変換回路として動作 させ、メモリアレイからデータを成か出す場合は パラレルーシリアル変換回路として動作させること とも可延である。

又、夾麻肉では、メモリアレイの中にラスタを 食式に返収的にデータを書き込むエリアを長月形 と規定したが、勿論、これも一致的には長月形で ある必要はない。


以上成明したように、本地明のノモリレ31は、 これを用いて必ほメモリを吸成する限の周辺回路 がほとんど不要であり、しかも、過ぎのノモリと しても逆用できることから、同一成路での大量生 虚が可能であり、テレビ面違用のフレームノモリ、 ファクシミリ面は名前用ノモリ、通慮処理システ ム用ノモリ帯に広く適用できるという利点がある。 図面の画単な反明


第1 図は本発明によるノモリし3 1 の易本項成例を示す図、第2 図は複数値のエリア指定用レンスタを内成した本発明によるノモリし3 1 の一英 地内を示す図、第3 図は 1 点点あたり m ビットの ノモリセルを有する本発明の始の実施内を示する、 第4 図は貞享回路を内成した本発明の更に地の美 施門を示す図である。

100 ーノモリアレイ、 101 、206 …シリアルーパラレル変象回路、 102 、205 …エリア内書込回路、 103 、201 、202 、203 、204 一長万形エリア福定用レジスタ、 104 、208 … パラレルーシリアル変象回路、 106 …ポイント書込回路、 107 ーポイント最出回路、 401 、402 、403 、404 一貫裏回路、 405 、406 、407 、408 … データレジスタ。


龙 木 统 十四张 人取分

10





25 3 EX



34. 4 図

